产品特性
ircuitBoard），中文称号为印制电路板，又称印刷电路板、印刷线路板，是重要的
2.走线：完结集成电路等各种电子元器材之间的布线和电气衔接（信号传输）或电绝缘。供给所要求的电气特性，如特性阻抗等。
3.绿油和丝印：为主动安装供给阻焊图形，为元器材插装、查看、修理供给辨认字符和图形。
从1903年至今,若以PCB拼装技能的运用和开展视点来看,可分为三个阶段
(1)减小器材孔的尺度，但遭到元件引脚的刚性及插装精度的束缚，孔径≥0.8mm
(2)缩小线)添加层数：单面—双面—4层—6层—8层—10层—12层—64层
1.导通孔的作用：仅起到电气互连的作用，孔径能够尽或许的小，堵上孔也能够。
a.埋盲孔结构长处：进步布线以上、减小PCB尺度或削减层数、进步可靠性、改进了特性阻抗操控，减小了串扰、噪声或失真（因线短，孔小）
级封装(CSP)阶段PCBCSP开端进入急剧的革新于开展之中,推进PCB技能不断向前开展， PCB工业
PCB外表涂覆技能是指阻焊涂覆(兼维护)层以外的可供电气衔接用的可焊性涂(镀)覆层和维护层。
(3)避免构成非可焊性的Cu3Sn的呈现， Cu3Sn呈现的原因是锡量缺少，如Sn/Pb合金涂覆层太薄，焊点组成由可焊的Cu6Sn5– Cu4Sn3-- Cu3Sn2—不行焊的Cu3Sn
化学镀Ni/Au是指PCB衔接盘上化学镀Ni(厚度≥3um)后再镀上一层0.05-0.15um薄金，或镀上一层厚金(0.3-0.5um)。因为化学镀层均匀，共面性好，并可供给屡次焊接功用，因而具有推广运用的趋势。其间镀薄金（0.05-0.1um）是为了维护Ni的可焊性，而镀厚金（0.3-0.5um）是为了线焊(wire bonding)工艺需求。
a.作为Au、Cu之间的阻隔层，避免它们之间彼此分散，构成其分散部位呈疏松状况。
Au是Ni的维护层，厚度0.05-0.15之间，不能太薄，因金的气孔性较大假如太薄不能很好的维护Ni，构成Ni氧化。其厚度也不能>
0.15um，因焊点中会构成金铜合金Au3Au2(脆 ),当焊点中Au超越3%时，可焊性变差。
（1）.布线层包含顶层/底层/中心布线）.丝印层包含顶层丝印/底层丝印；
（5）.别的还要生成钻孔文件NCDrill。2. 假如电源层设置为Split/Mixed ，那么在
6. 设置阻焊层的Layer 时挑选过孔表明过孔上不加阻焊。一般过孔都会组焊层掩盖。
3. 原、付边阻隔带标识清楚PCB的原、付边阻隔带明晰，中心有虚线. PCB板安规标识应清晰完全。
2、时钟线.主张先走时钟线M的时钟线inch的时钟线.假如时钟线有过孔，在过孔的相邻方位，在第二层（地层）和第三层（电源层）之间加一个旁路电容、如图2.5-1所示，以保证时钟线换层后，参阅层（相邻层）的高频电流的回路接连。旁路电容地点的电源层有必要是过孔穿过的电源层，并尽或许地接近过孔，旁路电容与过孔的间隔最大不超越300MIL。
时钟、复位、100M以上信号以及一些要害的总线信号不能跨切割，至少有一个完好平面，优选GND平面。
一切信号的高频回来途径都直接坐落相邻层信号线的正下方。在信号下面设置一个实体层能够显着削减信号完好性和时序问题，这个实体层能够为该信号供给直接回路。当走线与层切割穿插不行避免时，应运用一个 0.01 uF 回路电容。如图所示，当运用回路电容时，应尽或许接近信号线与层切割的穿插点安置回路电容。
6.1 跨岛呈现在电源岛与电源岛之间。此刻时钟线在第四层的反面走线，第三层(电源层)有两个电源岛，且第四层的走线有必要跨过这两个岛.
6.2 跨岛呈现在电源岛与地岛之间。此刻时钟线在第四层的反面走线，第三层(电源层)的一个电源岛中心有一块地岛，且第四层的走线有必要跨过这两个岛。
6.3 跨岛呈现在地岛与地层之间。此刻时钟线在第一层走线，第二层(地层)的中心有一块地岛，且第一层的走线有必要跨过地岛，相当于地线 时钟线下面没有铺铜。若条件束缚真实做不到不穿岛，保证频率大于等于66M的时钟线M的时钟线若穿岛，有必要加一个去耦电容构成镜像通路。以图6.1为例，在两个电源岛之间并接近跨岛的时钟线.当面对两个过孔和一次穿岛的取舍时，选一次穿岛。
8.时钟线MIL以上，而且不要和I/O线并行走，若真实做不到，时钟线与I/O口线.时钟线走在第四层时，时钟线的参阅层（电源平面）应尽量为时钟供电的那个电源面上，以其他电源面为参阅的时钟越少越好，别的，频率大于等于66M的时钟线.时钟线.时钟线打线时进去的线和出去的线应该尽量远。尽量避免类似图A和图C所示的打线办法，若时钟线需换层，避免选用图E的打线办法，选用图F的打线.时钟线衔接BGA等器材时，若时钟线换层，尽量避免选用图G的走线办法,过孔不要在BGA下面走,最好选用图H的走线.留意各个时钟信号，不要疏忽任何一个时钟，包含AUDIO CODEC的AC_BITCLK，特别留意的是FS3-FS0,尽管说从称号上看不是时钟，但实践上跑的是时钟，要加以留意。
二极管来遏止因ESD放电产生的直接电荷注入，因而PCB规划中更重要的是战胜放电电流产生的电磁搅扰(EMI)电磁场效应。本文将供给能够优化ESD防护的PCB规划准则。
当有必要选用善于30厘米的信号衔接线时，能够选用维护线。一个更好的办法是在信号线附近放置地层。信号线应该距维护线毫米以内。
ESD对地线层的直接放电或许损坏灵敏电路。在运用TVS二极管的一同还要运用一个或多个高频旁路电容器
TVS使感应电流分流，坚持TVS钳位电压的电位差。TVS及电容器应放在距被维护的IC尽或许近的方位，要保证TVS到地通路以及电容器管脚长度为最短，以削减寄生电感效应。
2.pcb边需留5mm工艺边（机器夹持PCB最小间隔要求），一同应保证集成电路引脚中心距小于0.65mm的芯片要间隔板边大于13mm(含工艺边)；板四角用Ф5圆弧倒角。pcb应选用拼板办法，从现在pcb翅曲程度考虑，最佳拼接长度约为200mm，（设备加工尺度：长度最大为330mm；宽度最大为250mm），在宽度方向尽量不拼以避免在出产过程中曲折。
3） 方位：Mark点坐落单板或拼板上的对角线相对方位且尽或许地间隔分隔;最好散布在最长对角线方位（如MARK点方位图）。
4） 为保证贴装精度的要求，SMT要求：每块PCB内有必要至少有一对契合规划要求的可供SMT机器辨认的MARK点，一同有必要有单板MARK(拼板时)，拼板MARK或组合MARK只起辅佐定位的作用。
5） 拼板时，每一单板的MARK点相对方位有必要相同。不能因为任何原因而移动拼板中任一单板上MARK点的方位，而导致各单板MARK点方位不对称；
6） PCB上一切MARK点只要满意：在同一对角线上且成对呈现的两个MARK，刚才有用。因而MARK点都有必要成对呈现，才干运用（MARK点方位图）。7） MARK点（空阔区边际）间隔PCB边际有必要≥5.0mm（机器夹持PCB最小间隔要求）
A. Mark点符号最小的直径为1.0mm，最大直径是3.0mm,Mark点符号在同一块印制板上尺度改变不能超越25 微米；
B. 特别强调：同一板号PCB上一切Mark点的巨细有必要共同（包含不同厂家出产的同一板号的PCB）；
在Mark点符号周围，有必要有一块没有其它电路特征或符号的空阔面积。空阔区圆半径 r≥2R , R为MARK点半径,r到达3R时，机器辨认作用更好。
10） 资料Mark点符号能够是裸铜、明澈的防氧化涂层维护的裸铜。假如运用阻焊(soldermask)，不该该掩盖Mark点或其空阔区域
拼板基准点和单元基准点数量各为三个。在板边呈“L”形散布，尽量远离。拼板基准点的方位要求见下图A。
选用镜相对称拼板时，辅佐边上的基准点有必要满意翻转后重合的要求，拜见下图B
，晶体附近或许下面不要布其他信号线：在时钟产生电路、晶体下运用地平面，若其他信号穿过该平面，违反了映像平面功用，假如让信号穿越这个地平面的话，就会存在很小的地环路并影响地平面的接连性，这些地环路在高频时将会产生问题。
若时钟外壳为金属，则PCB规划时必定要在晶体下方铺铜，并保证此部分与完好的地平面有杰出的电气衔接（经过多孔接地）。
SMT封装的晶体将比金属外壳的晶体有更多的射频能量辐射：因为表贴晶体大多是塑料封装，晶体内部的射频电流会向空间辐射并耦合到其他器材。
假如走线W准则的话，不一同钟信号会引起串扰；时钟信号的布线时钟线必定要走在多层PCB板的内层。而且必定要走带状线；假如要走在外层，只能走微带线。走在内层能保证完好的映像平面，它能够供给一个低阻抗射频传输途径，并产生磁通量，以抵消它们的源传输线的磁通量，源和回来途径的间隔越近，则消磁就越好。因为增强了消磁才能，高密PCB板的每个完好平面映像层可供给6－8dB的按捺。
时钟布多层板的优点：有一层或许多层能够专门用于完好的电源和地平面，能够规划成好的去藕体系，减小地环路的面积，下降了差模辐射，减小了EMI，减小了信号和电源回来途径的阻抗水平，能够坚持全程走线阻抗的共同性，减小了附近走线间的串扰等。十一、PCB叠层规划
EMC）的要求来确认所选用的电路板结构，也便是决议选用4层，6层，仍是更多层数的电路板。确认层数之后，再确认内电层的放置方位以及怎么在这些层上散布不同的信号。这便是多层PCB层叠结构的挑选问题。层叠结构是影响PCB板EMC功用的一个重要要素，也是按捺电磁搅扰的一个重要手法。本节将介绍多层PCB板层叠结构的相关内容。关于电源、地的层数以及信号层数确认后，它们之间的相对排布方位是每一个PCB工程师都不能逃避的论题
1、确认多层PCB板的层叠结构需求考虑较多的要素。从布线方面来说，层数越多越利于布线，可是制板本钱和难度也会随之添加。关于出产厂家来说，层叠结构对称与否是PCB板制作时需求重视的焦点，所以层数的挑选需求考虑各方面的需求，以到达最佳的平衡。关于有经历的规划人员来说，在完结元器材的预布局后，会对PCB的布线瓶颈处进行要点剖析。结合其他
剖析电路板的布线密度；再归纳有特别布线要求的信号线如差分线、灵敏信号线等的数量和品种来确认信号层的层数；然后依据电源的品种、阻隔和抗搅扰的要求来确认内电层的数目。这样，整个电路板的板层数目就根本确认了。
2、元件面下面（第二层）为地平面，供给器材屏蔽层以及为顶层布线供给参阅平面；灵敏信号层应该与一个内电层相邻（内部电源/地层），运用内电层的大铜膜来为信号层供给屏蔽。电路中的高速信号传输层应该是信号中心层，而且夹在两个内电层之间。这样两个内电层的铜膜能够为高速信号传输供给电磁屏蔽，一同也能有用地将高速信号的辐射束缚在两个内电层之间，不对外构成搅扰。
注：详细PCB的层的设置时，要对以上准则进行灵敏把握，在体会以上准则的基础上，依据实践单板的需求，如：是否需求一要害布线层、电源、地平面的切割状况等，确认层的排布，切忌生搬硬套，或抠住一点不放。
8、多个接地的内电层能够有用地下降接地阻抗。例如，A信号层和B信号层选用各自独自的地平面，能够有用地下降共模搅扰。
（3）POWER（Top），Siganl_1（Inner_1），GND（Inner_2），Siganl_2（Bottom）。显着，计划 3 电源层和地层缺少有用的耦合，不该该被选用。那么计划 1 和计划 2 应该怎么进行挑选呢？一般状况下，规划人员都会挑选计划 1 作为 4层板的结构。挑选的原因并非计划 2 不行被选用，而是一般的 PCB 板都只在顶层放置元器材，所以选用计划 1 较为稳当。可是当在顶层和底层都需求放置元器材，而且内部电源层和地层之间的介质厚度较大，耦合欠安时，就需求考虑哪一层安置的信号线而言，底层的信号线较少，能够选用大面积的铜膜来与 POWER 层耦合；反之，假如元器材首要安置在底层，则应该选用计划 2 来制板。假如选用如图 11-1 所示的层叠结构，那么电源层和地线层自身就现已耦合，考虑对称性的要求，一般选用计划 1。
6层板在完结 4 层板的层叠结构剖析后，下面经过一个 6 层板组合办法的比如来阐明 6 层板层叠结构的排列组合办法和优选办法。（1）Siganl_1（Top），GND（Inner_1），Siganl_2（Inner_2），Siganl_3（Inner_3），POWER（Inner_4），Siganl_4（Bottom）。计划 1 选用了 4 层信号层和 2 层内部电源/接地层，具有较多的信号层，有利于元器材之间的布线作业，可是该计划的缺点也较为显着，表现为以下两方面。① 电源层和地线层分隔较远，没有充沛耦合。② 信号层 Siganl_2（Inner_2）和 Siganl_3（Inner_3）直接相邻，信号阻隔性欠好，简单产生串扰。（2）Siganl_1（Top），Siganl_2（Inner_1），POWER（Inner_2），GND（Inner_3），Siganl_3（Inner_4），Siganl_4（Bottom）。计划 2 相关于计划 1，电源层和地线层有了充沛的耦合，比计划 1 有必定的优势，可是 Siganl_1（Top）和 Siganl_2（Inner_1）以及 Siganl_3（Inner_4）和 Siganl_4（Bottom）信号层直接相邻，信号阻隔欠好，简单产生串扰的问题并没有得到处理。（3）Siganl_1（Top），GND（Inner_1），Siganl_2（Inner_2），POWER（Inner_3），GND（Inner_4），Siganl_3（Bottom）。相关于计划 1 和计划 2，计划 3 削减了一个信号层，多了一个内电层，尽管可供布线的层面削减了，可是该计划处理了计划 1 和计划 2 共有的缺点。① 电源层和地线层严密耦合。② 每个信号层都与内电层直接相邻，与其他信号层均有有用的阻隔，不易产生串扰。③ Siganl_2（Inner_2）和两个内电层 GND（Inner_1）和 POWER（Inner_3）相邻，能够用来传输高速信号。两个内电层能够有用地屏蔽外界对 Siganl_2（Inner_2）层的搅扰和Siganl_2（Inner_2）对外界的搅扰。
归纳各个方面，计划 3 显着是最优化的一种，一同，计划 3 也是 6 层板常用的层叠结构。经过对以上两个比如的剖析，信任读者现已对层叠结构有了必定的知道，可是在有些时分，某一个计划并不能满意一切的要求，这就需求考虑各项规划准则的优先级问题。惋惜的是因为电路板的板层规划和实践电路的特色密切相关，不同电路的抗搅扰功用和规划侧要点各有所不同，所以事实上这些准则并没有确认的优先级可供参阅。但能够确认的是，规划准则 2（内部电源层和地层之间应该严密耦合）在规划时需求首要得到满意，别的假如电路中需求传输高速信号，那么规划准则 3（电路中的高速信号传输层应该是信号中心层，而且夹在两个内电层之间）就有必要得到满意。
自身这个布线次序并不必定是固定的，可是有一些规范和准则来束缚：如top层和bottom的相邻层用GND，保证单板的EMC特性；如每个信号层优选运用GND层做参阅平面；整个单板都用到的电源优先铺整块铜皮；易受搅扰的、高速的、沿跳变的优选走内层等等。
产品有8组网口与光口，测验时发现第八组光口与芯片间的信号调试不通，导致光口8调试不通，无法作业，其他7组光口
依据客户端供给的信息，确以为L6层光口8与芯片8之间的两条差分阻抗线、客户供给的叠构与规划要求
线层阻抗规划较为特别，L6层阻抗参阅L5/L7层，L5层阻抗参阅L4/L6层，其间L5/L6层互为参阅层，中心未做地层屏蔽，光口8与芯片8之间线层间存在较长的平行信号线%长度）简单构成彼此搅扰，然后影响了阻抗的精准度，阻抗线的规划屏蔽层不完好，也构成阻抗的不接连性，其他7组部分也有类似问题，但相对较细微。
收拾发布，如有收支请及时纠正，如有引证请注明出处，欢迎一同评论，咱们一直在重视其开展！专心：CCC/SRRC/CTA/运营商入库】
